Introducció
Molts equips OEM assumeixen que un cop arribin els prototips de plaques, la verificació es farà ràpidament.
Això sona raonable. En projectes reals, sovint no ho és.
Un conjunt de PCB prototip pot tornar a la programació i encara perdre dies, o fins i tot una setmana, en la verificació si l'equip encara discuteix sobre què se suposava que la construcció havia de demostrar, què ha canviat a la BOM o si el camí de prova està preparat per produir una resposta útil. En aquest moment, la desacceleració ja no es tracta només del temps de lliurament del muntatge. Es converteix en un problema de llançament, prova i lliurament.
Aquesta és la veritable pregunta darrere d'aquest article. El problema no és només la rapidesa amb què es pot construir un prototip. El problema és per què la verificació encara s'atura després que els taulers ja estiguin a la banqueta.
Si el vostre equip ja ha superat el-temps del tauler i ara intenta entendre per què el progrés del prototip encara és lent, aquest és el punt de mirar més enllà del muntatge sol i revisar el camí complet.Muntatge de PCB.
L'entrega de prototips i la verificació de prototips no són la mateixa fita
Aquí és on molts horaris es llegeixen malament.
El lliurament de prototips significa que els taulers s'han fabricat, muntat i rebut. La verificació del prototip significa que l'equip ha utilitzat realment aquests taulers per respondre la pregunta tècnica prevista i decidir què passa a continuació.
No són la mateixa fita.
Un consell pot arribar a temps i encara no pot tirar endavant el projecte. Pot ser que s'encengui, però encara no admet el camí de prova que importa. Es pot muntar correctament, però encara sorgeixen dubtes sobre substituts, supòsits de programació, comportament de la interfície o quina revisió està realment a la taula. De vegades, el maquinari no és el problema. L'equip simplement no està d'acord sobre què compta com una passada, què compta com una desviació acceptable i què hauria de provocar un altre gir.
És per això que la verificació del prototip sovint passa després del lliurament i no abans.
Un tauler es pot construir abans que sigui realment verificable.
El que sol frenar la verificació
La verificació de prototips acostuma a alentir-se quan l'equip tracta les "taules rebudes" com si ja volgués dir "maquinari preparat-per prendre decisions".
Normalment, no ho fa.
Transmissió de dades feble
Algunes versions de prototips es publiquen amb prou informació per fabricar el tauler, però no amb prou informació per verificar-la netament.
Pot ser que hi hagi Gerbers i una BOM. El que sovint és més feble és tot el que els envolta: notes de programació, intenció de muntatge, substituts aprovats, supòsits de microprogramari, indicacions de polaritat, criteris de superació i la lògica de validació que indica a l'equip què vol resoldre aquest gir.
Això crea fricció immediatament.
Arriben els taulers, però la gent que intenta validar-los encara necessita un aclariment. Aleshores, cada comportament inesperat es converteix en una altra ronda d'interpretació. El projecte no està bloquejat perquè la casa de muntatges era lenta. Està bloquejat perquè el paquet de compilació era prou complet per alliberar-se, però no prou com per donar suport a l'aprenentatge ràpid.
Descobriments tardans de DFM
Alguns retards en la verificació de prototips no són causats per una fallada elèctrica. Són causats per problemes de fabricabilitat que només es fan evidents després que el disseny ja s'hagi avançat massa.
És possible que un desajustament de l'empremta, un accés feble al punt-de prova, un problema tèrmic evitable o una opció de disseny orientada al muntatge-no pot impedir la construcció del tauler. Encara pot retardar malament la verificació una vegada que el comportament intermitent, la incoherència de la soldadura o la dificultat de sondeig comencen a enfosquir la qüestió real del disseny.
És per això que els últims problemes de DFM són cars en el treball de prototip. No només retarden el següent gir. També redueixen el valor d'aprenentatge del gir actual.
Substitucions-per disponibilitat
Una construcció de prototips pot tolerar més flexibilitat d'aprovisionament que un lot pilot. Això és normal.
El problema comença quan les peces substitutives s'escullen ràpidament, però no es porten clarament a la lògica de validació. En aquest moment, l'equip ja no prova una hipòtesi clara. Està provant el disseny i la solució d'aprovisionament.
Aquesta distinció importa més del que molts equips esperen.
Una alternativa compatible amb pin-encara pot canviar el comportament d'inici, la resposta tèrmica, els marges de temporització o les característiques del senyal prou com per complicar la presentació-. Aleshores, la verificació s'alenteix perquè l'equip intenta respondre una pregunta diferent de la que tenia previst respondre. El projecte es converteix en part en exercici de depuració i en part en exercici de re-qualificació.
Prova de preparació que va quedar endarrerida amb la preparació de construcció
Aquest és un dels colls d'ampolla ocults més comuns.
Es pot muntar un tauler a temps mentre el camí de verificació real no estigui preparat. És possible que els fitxers de programació encara estiguin movent-se. La configuració del banc encara pot ser informal. És possible que encara no existeixin accessoris. Les expectatives funcionals encara poden ser vagues. Fins i tot la lògica d'aprovació/falla pot ser massa fluixa per suportar decisions ràpides.
En aquests casos, el muntatge de PCB no és el que va frenar el projecte. La bretxa es troba entre la finalització de la construcció i l'execució de proves utilitzables.
Un prototip AOI-complet no és automàticament un prototip-preparat per a la verificació.
El sondeig manual comença a convertir-se en el coll d'ampolla
El sondeig manual està bé per a alguns taulers molt primerencs.
Es converteix en un arrossegament molt més ràpid del que molts equips esperen.
Un cop el tauler es fa més dens, l'accés empitjora o el nombre d'unitats augmenta més enllà d'un grapat de mostres, la verificació manual comença a convertir cada tauler en la seva petita investigació. L'equip encara pot obtenir respostes, però les obté més lentament, amb controls més repetits i amb més dependència de qui està subjectant la sonda.
És per això que les instal·lacions de desenvolupament senzilles, un millor accés a la sonda o un camí de presentació més estructurat-poden importar fins i tot en les etapes del prototip. L'objectiu és no construir un aparell de producció complet massa aviat. L'objectiu és deixar de perdre el temps de verificació en problemes d'accés físic evitables.
Una construcció està intentant respondre massa preguntes
Alguns lots de prototips es mouen lentament perquè l'abast de la construcció és simplement massa ampli.
S'espera que la placa validi la funció del maquinari, el comportament del programari, l'estabilitat de l'energia, la integritat del senyal, la tèrmica, la fabricabilitat, el comportament de camp i potser fins i tot els primers supòsits de compliment alhora. En teoria sona eficient. A la pràctica, vol dir que cap de les preguntes obertes es tanca net.
Un prototip centrat sol verificar-se més ràpidament que una construcció que intenta resoldre-ho tot en una sola passada.
En el treball de prototip, el calendari sovint es mou amb la pregunta no resolta més lenta, no només amb el pas físic més lent.
On els equips OEM solen jutjar malament el problema
L'error més comú és suposar que el retard encara pertany a la fabricació.
De vegades ho fa. Sovint no ho fa.
Una vegada que els taulers ja estan al banc, el veritable coll d'ampolla sol passar a la lògica de validació, el control de revisions, la claredat de l'origen i la seqüenciació de proves. El projecte encara se sent lent, però ja no és lent pel mateix motiu pel qual era lent abans de l'enviament de la construcció.
Aquesta distinció és important perquè els equips sovint reaccionen davant el problema equivocat. Pretenen una creació més ràpida del proper-turn quan el que realment necessiten és un objectiu de validació més estricte, una línia de base de revisió més neta o un camí de prova que realment pugui donar suport a les decisions en lloc de generar més debat.
Una junta pot tornar a l'horari previst i encara perdre una setmana en la verificació si l'equip encara discuteix sobre què se suposava que havia de demostrar exactament.
Un cas límit útil
Un petit lot de prototips no vol dir automàticament que la verificació hagi de ser ràpida.
Una compilació de deu-taulers encara pot verificar lentament si cada unitat comporta canvis d'origen no resolts, una intenció de prova poc clara i hipòtesis de revisió mixtes. Un gir de cinc-taulers també pot arrossegar si la línia de base del microprogramari es mou al mateix temps i el pla de validació mai no s'ha reduït prou.
D'altra banda, un lot una mica més gran pot verificar més ràpidament si la LDM és més neta, la pregunta és més estreta i el camí d'accés-ja està estructurat.
És per això que només el recompte de taulers és un mal predictor de la velocitat de verificació.
Què ajuda la verificació a moure's més ràpidament
Si l'objectiu és escurçar la verificació de prototips, les millores més grans normalment es fan abans que comenci la següent compilació.
Bloqueja la pregunta de validació abans
Un prototip es verifica més ràpidament quan l'equip sap què se suposa que ha de demostrar aquest gir i, el més important, què no ha de demostrar.
Mantingueu visibles els canvis d'origen
Si s'utilitzen substitucions basades en la disponibilitat-, haurien de ser evidents al registre de compilació i fàcils de discutir durant la validació. Els canvis d'origen ocult generen un aprenentatge lent.
Alineeu el paquet de dades amb el camí de prova
La revisió de la Llista de Materials, la sortida del muntatge, la versió del microprogramari, els supòsits de programació i la llista de comprovació-d'aparició han d'apuntar a la mateixa línia de base prevista.
Prepareu el camí de prova abans que arribin els taulers
La programació, la configuració del banc, els criteris d'aprovació i qualsevol treball senzill d'aparells no haurien d'esperar fins que els muntatges ja estiguin a la mà.
Tracteu DFM i proveu l'accés com a problemes de preparació per a la verificació
Si l'accés a les proves és deficient o els riscos de fabricabilitat encara no es resolen, la verificació rarament romandrà neta, per molt ràpid que s'hagin construït les taules.
Aquí és exactament on es pensa en termesProva i inspeccióesdevé útil, fins i tot en l'etapa de prototip.
Per què això és més important en l'entorn actual
En l'entorn d'aprovisionament actual, les substitucions basades en la disponibilitat-són més habituals i l'alleujament del-temps de lliurament és desigual entre les categories. Això fa que la verificació del prototip sigui més lenta quan els canvis materials no es reflecteixen clarament al pla de validació. El tauler encara pot arribar a temps. El camí d'aprenentatge sovint no ho fa.
Aquesta és una altra raó per la qual la verificació del prototip s'ha de tractar com la seva pròpia etapa d'enginyeria i coordinació, no només com el final del temps de lliurament del muntatge.
Conclusió
La verificació de prototips en els projectes de muntatge de PCB sovint es veu alentida pel que passa després de l'arribada de les plaques, no només per la rapidesa amb què es van construir.
Les causes més comunes són el traspàs feble de dades, les troballes de DFM tardanes, les substitucions basades en la disponibilitat-, la preparació deficient de les proves, la fricció de sondeig manual, la deriva de la revisió i els objectius de validació que són massa amplis per respondre clarament amb un sol gir.
No tots són problemes de fabricació. Molts d'ells són problemes de llançament, prova i lliurament abans que siguin problemes de fabricació.
És per això que els equips haurien de deixar de tractar "prototip lliurat" com si volgués dir "prototip verificat".
Les juntes a la banqueta no escurcen l'horari per si soles. Una ruta de verificació utilitzable sí.
Si el vostre equip està intentant escurçar la verificació del prototip, el següent pas pràctic és revisar la compilació.Assemblea de PCB,ajustar el camí de validació amb el nivell adequat deProva i inspecciópensant i, a continuació, alineeu el següent abast del prototipSol·licita un pressuposto poseu-vos en contacte amb l'equip directament ainfo@pcba-china.com.
Preguntes freqüents
Quina diferència hi ha entre el lliurament de prototips i la verificació de prototips?
El lliurament del prototip significa que les plaques s'han muntat i rebut. La verificació del prototip significa que l'equip ha utilitzat aquests taulers per respondre la pregunta tècnica prevista i decidir què passa a continuació.
Per què es pot lliurar un prototip de placa a temps i encara verificar lentament?
Com que la desacceleració sovint passa de la fabricació a la lògica de validació, la claredat de la BOM, la-incertesa de les peces de substitució, la preparació per a les proves, el control de la revisió i l'alineació-funcional transversal.
Un muntatge de prototips més ràpid significa automàticament una verificació més ràpida?
No. Un muntatge més ràpid només ajuda si la ruta de validació ja és prou clara per utilitzar el maquinari anterior de manera eficaç.
Quina és una de les causes més ignorades del retard de la verificació?
Una causa habitual que es passa per alt és que el paquet de compilació era prou complet per alliberar-se, però no prou complet per validar-se netament un cop van arribar els taulers.
