Com la planificació DFT millora les proves de PCBA i l'eficiència de depuració

Un PCBA es pot muntar correctament i encara és difícil de provar.

Aquí és on importa la planificació de DFT.

El disseny per a la provabilitat, o DFT, no consisteix només en afegir més punts de prova a un disseny de PCB. En un projecte de PCBA real, la planificació DFT decideix si la placa muntada es pot alimentar, programar, sondar, mesurar, depurar, reelaborar, tornar a provar i llançar-se en condicions pràctiques de fabricació.

Una prova d'apte/no apte indica a l'equip si un tauler funciona.

Un bon pla DFT ajuda l'equip a entendre on buscar quan no ho fa.

Aquesta diferència és important durant la presentació del prototip-, la primera revisió de la compilació, la preparació de la compilació pilot i la producció repetida d'EMS. Un enginyer de disseny pot ser capaç de depurar una placa amb instruments de laboratori, cables de pont i un coneixement profund del producte. Un equip de prova d'EMS necessita un camí repetible que funcioni a través de múltiples taulers, amb passos documentats i una gestió clara de fallades.

La planificació DFT millora les proves de PCBA i l'eficiència de depuració, ja que facilita l'observació del camí de la fallada probable abans que la placa arribi al banc de proves.

DFT no és un pas de prova. És una decisió de disseny.

Les proves es fan després del muntatge.

La planificació de DFT es produeix abans que es construeixi el tauler.

Aquesta distinció és fàcil de perdre's. Molts equips tracten les proves com una cosa que la fàbrica pot "esbrinar" després de publicar els fitxers PCB. De vegades, això funciona per a taulers simples. Però per a plaques basades en firmware-, plaques de control industrials, dissenys SMT densos, paquets BGA, interfícies de comunicació, relés, sensors o productes integrats-, la planificació tardana de les proves pot convertir-se en un treball de depuració tardà.

La placa pot engegar-se, però el camí de la fallada pot ser poc clar.

La prova pot dir "falla", però pot ser que no digui si el problema és el muntatge, el microprogramari, el dany dels components, el contacte de l'aparell, el cablejat del connector, la condició de càrrega o el comportament del disseny.

La planificació de la comprovació mou aquest pensament abans. Es pregunta:

• Quines funcions s'han de verificar?
• Quins senyals han de ser accessibles?
• Quins carrils elèctrics necessiten mesurament o aïllament?
• Quines interfícies necessiten accés de programació o comunicació?
• Quins errors s'han d'aïllar ràpidament?
• Quins passos de la prova ha de ser repetible per l'equip de prova de l'EMS?
• Quina informació de depuració s'ha d'enregistrar després d'un error?

Un tauler dissenyat només per funcionar pot funcionar al banc de l'enginyer.

Un tauler dissenyat per a la prova es pot verificar, diagnosticar, reparar i tornar a provar amb menys conjectures.

Comenceu amb el que ha de demostrar la prova

Moltes discussions de DFT comencen amb punts de prova.

Aquest no sol ser el millor punt de partida.

La millor primera pregunta és: què ha de demostrar aquest PCBA abans que es pugui llançar?

Per a alguns projectes, la resposta pot ser senzilla: col·locació correcta dels components, sense curtcircuits evidents, alimentació estable-i comprovacions elèctriques bàsiques. Per a d'altres, és possible que la placa necessiti càrrega de microprogramari, resposta del sensor, verificació de la comunicació, canvi de relé, mesura de corrent, calibratge analògic o interacció a nivell-del sistema amb un altre mòdul.

Aquestes situacions no necessiten el mateix pla de proves.

Això evita un dels problemes de prova més comuns: el tauler té punts de prova, però no l'accés de prova adequat.

Un bloc que sigui convenient per al disseny pot no ajudar l'equip de prova a aïllar una fallada. Un connector que funciona durant l'inici de l'enginyeria-pot quedar bloquejat després del muntatge, el recobriment o la integració de la carcassa. És possible que una interfície de microprogramari que funcioni per a un enginyer no sigui pràctica per repetir les proves de producció.

Una bona planificació de DFT comença amb la condició de llançament, després funciona enrere per accedir, mètode de fixació, entrada de microprogramari, punts de mesura i regles de reprovació.

Més enllà de les proves d'aprovat/no apte

Un resultat aprovat/no és útil, però no és el mateix que el diagnòstic.

Respostes de detecció: va passar la pissarra?

Respostes del diagnòstic: on ha de mirar l'equip a continuació?

Aquesta diferència esdevé important quan un PCBA falla l'FCT, l'ICT, la sonda voladora, la programació o la{0}}verificació d'encesa. Si la prova només informa d'una fallada general de la placa, és possible que l'equip encara necessiti un llarg bucle de depuració manual per trobar el problema real.

Un enfocament DFT més fort dóna més visibilitat al procés de prova.

Per exemple, si un port de comunicació falla, la ruta de depuració pot necessitar accés a:

• referències de potència i terra per al circuit d'interfície;
• restabliment, activació o senyals d'arrencada;
• sortida de rellotge o oscil·lador;
• confirmació de pinout del connector;
• versió del firmware o estat de programació;
• confirmació de contacte de l'aparell;
• bones condicions-conegudes del cable, de la càrrega o del mòdul extern;
• punts de senyal intermedis entre blocs funcionals.

Això no vol dir que totes les plaques necessitin una arquitectura de diagnòstic pesada.

Un tauler senzill no s'hauria de dissenyar-excés per provar. Però si el producte conté microprogramari, components d'alta-densitat, cablejat de camp, E/S industrial, commutació d'alimentació, sensors o interfícies específiques del-client, la planificació de DFT hauria de pensar més enllà d'un sol resultat d'aprovació/falla.

Un resultat de prova que digui "falla" sense una ruta de depuració pot convertir un tauler dolent en una llarga investigació.

L'accés de prova comença a la disposició, no a l'estació de prova

El departament de proves no pot accedir a un senyal que el disseny mai no va fer accessible.

Sembla obvi, però és una de les coses més fàcils de perdre quan l'equip de disseny està sota pressió de la programació.

L'accés a la prova depèn de les decisions de disseny:

• si les xarxes crítiques tenen accés pràctic a la sonda;
• si es poden arribar als punts de prova mitjançant sondes de fixació;
• si els components alts bloquegen el viatge de la sonda;
• si els punts de prova estan massa a prop dels cossos dels components o de les vores del tauler;
• si els fiducials i els forats d'eines admeten l'alineació repetible dels accessoris;
• si les capçaleres de programació romanen accessibles després del muntatge;
• si es pot provar un tauler abans o després de la integració del recobriment o del tancament.

Un punt de prova col·locat en una ubicació incorrecta pot ser gairebé tan inútil com cap punt de prova.

Per als taulers d'alta-densitat, la resposta no sempre és "afegir un punt de prova a cada xarxa". L'espai de la placa, la integritat del senyal, el cost, el volum de producció i el mètode de prova són importants. En alguns casos, les xarxes crítiques, els carrils elèctrics, les línies de reinici, els rellotges, els senyals de programació i les interfícies d'alt-risc mereixen prioritat. En altres casos, l'exploració de límits, la sonda voladora o la prova funcional poden cobrir parts de la prova que necessiten amb més eficàcia.

La planificació DFT no consisteix en afegir funcions a cegues.

Es tracta de donar accés a l'equip de proves als senyals importants.

L'exploració de límits pot reduir el problema de la caixa negra

L'exploració de límits, sovint associada amb IEEE 1149.1 i JTAG, pot ser valuosa quan l'accés a la sonda física és limitat.

Això és especialment rellevant per a plaques amb BGA, CI-de pas fi, processadors, FPGA, dispositius de memòria o interconnexions digitals denses. En aquests dissenys, molts pins importants no són accessibles físicament després del muntatge. Sense una ruta d'escaneig o un altre mètode de diagnòstic, el tauler pot comportar-se com una caixa negra quan falla.

L'exploració de límits pot ajudar a verificar les interconnexions entre dispositius compatibles, donar suport a la programació o als fluxos de treball de configuració i proporcionar visibilitat de diagnòstic quan el sondeig físic sigui difícil.

Però només ajuda si està previst.

La planificació útil d'exploració de límits pot incloure:

• enrutar els senyals d'exploració a un connector accessible o una interfície de prova;
• confirmar quins dispositius admeten l'exploració de límits;
• definir correctament la cadena d'escaneig;
• proporcionar fitxers BSDL quan sigui necessari;
• confirmar si l'exploració de límits s'utilitza per a la prova de producció, la depuració d'enginyeria o ambdues;
• assegurant-se que la interfície de prova no estigui bloquejada pel disseny mecànic o les restriccions del tancament.

L'exploració de límits no substitueix tots els accessos de prova física i no verifica totes les condicions analògiques, d'alimentació o de connector. És més útil quan la cadena d'escaneig està planificada, documentada i compatible amb els dispositius seleccionats.

Per a un tauler senzill amb complexitat digital limitada, l'exploració de límits pot afegir poc valor. Per a una placa de control densa o un conjunt basat en processador-, pot ser la diferència entre l'aïllament d'errors útils i una fallada funcional genèrica.

La partició de potència i senyal pot escurçar els bucles de depuració

Alguns errors són difícils de depurar perquè el circuit no va ser dissenyat per aïllar-se.

Un curt en un rail d'alimentació compartit pot afectar moltes parts del tauler. Una interfície de comunicació fallida pot ser difícil de separar del microprogramari, el cablejat del connector, el dany del transceptor o el contacte de l'aparell. Una cadena de senyal analògica pot fallar a la sortida mentre que el problema real es troba diverses etapes abans.

La planificació DFT pot reduir aquesta incertesa.

Les opcions de disseny útils poden incloure:

• punts de mesura accessibles en importants carrils elèctrics;
• referències pràctiques de terra prop dels senyals mesurats;
• opcions d'aïllament, com ara enllaços de 0 ohms, ponts o connexions extraïbles si escau;
• punts de prova intermedis en cadenes de senyal;
• habilitar o restablir el control dels blocs funcionals;
• bones opcions de càrrega o de bucle conegudes-per a les interfícies seleccionades;
• separació clara entre fallada de programació, fallada de l'aparell i fallada de la placa.

Aquests no sempre són canvis de disseny cars. Sovint, són petites decisions preses amb prou antelació.

La clau és pensar què veurà el tècnic quan falli el tauler.

Si tot el que pot informar el sistema de prova és "fallida de la placa", el camí de depuració comença amb incertesa. Si la planificació DFT dóna accés a blocs funcionals, dominis d'alimentació i interfícies crítiques, l'equip té més possibilitats de convertir la fallada en una acció específica.

El firmware i la programació pertanyen a la planificació DFT

Per a molts PCBA moderns, les proves no són només elèctriques.

També depèn del programa-.

És possible que una placa necessiti firmware abans que es pugui provar funcionalment. Pot requerir un carregador d'arrencada, una imatge de prova, una imatge de producció, un fitxer de configuració, un número de sèrie, una adreça MAC, dades de calibratge o un script de comunicació. Si aquestes entrades no es controlen, una placa muntada correctament encara pot fallar la prova per un motiu equivocat.

La planificació del DFT hauria d'aclarir:

• qui proporciona el firmware;
• quina versió del firmware s'utilitza per a la prova de producció;
• si la placa està programada abans o després de la inspecció;
• quina interfície s'utilitza per a la programació;
• si el connector de programació segueix sent accessible;
• si cal una suma de verificació, un fitxer de registre o un registre de versió;
• què passa si falla la programació;
• si el tauler s'ha de reprogramar després de la reelaboració.

Aquesta és una de les llacunes més habituals entre la prova d'enginyeria i la prova de producció.

L'equip de disseny pot saber com carregar el microprogramari des d'un ordinador de laboratori. L'equip de prova de l'EMS necessita un mètode que es pugui documentar, seguir, comprovar i repetir.

Si el microprogramari no forma part de la planificació de DFT, les proves funcionals poden convertir-se en una sessió de resolució de problemes de programació abans que comenci la prova real.

La preparació de l'aparell depèn de les decisions de DFT

Un dispositiu de prova no és només un suport mecànic.

És el resultat físic de decisions de comprovació anteriors.

La preparació de l'aparell depèn de:

• on les sondes poden contactar amb la junta;
• si els coixinets són prou grans i espaiats adequadament per al mètode previst;
• si l'alçada dels components bloqueja l'accés;
• si el suport del tauler impedeix la flexió durant el contacte;
• si els connectors necessiten cables d'aparellament;
• si el tauler es prova des d'un costat o dels dos costats;
• si la prova es fa abans o després de la integració del recobriment o del tancament;
• si l'operador necessita interacció amb codi de barres, etiqueta o número de sèrie;
• si les unitats fallides requereixen separació i prova de nou.

Si aquestes decisions es deixen fins tard, l'assemblea pot avançar mentre les proves es converteixen en el coll d'ampolla.

L'equip d'EMS no necessita un aparell de producció complet per a cada construcció d'enginyeria inicial. Però sí que ha de conèixer el camí previst: prova manual, sonda voladora, TIC, exploració de límits, FCT, instal·lació temporal, configuració proporcionada pel client-o instal·lació d'intenció de producció-.

Són hipòtesis de construcció diferents.

Un problema de fixació sovint sembla una fallada de la placa fins que l'equip demostra que el contacte, el cable o la configuració són estables.

Un projecte pot estar preparatMuntatge de PCBi encara no estigueu preparat per a proves repetibles.

La planificació DFT hauria de definir el bucle de reelaboració i prova

Les proves no s'acaben quan un tauler falla.

La següent pregunta és què passa després del fracàs.

Sense un camí de reprovació definit, les decisions de reelaboració poden arribar a ser inconsistents. Un tècnic pot substituir un component sospitós i repetir només el pas fallat. Un altre pot tornar a executar la prova funcional completa. Un tercer pot passar el tauler després d'una ràpida comprovació d'encesa-perquè el símptoma original va desaparèixer.

Això crea risc.

Un pla pràctic de DFT hauria de definir:

• quins errors requereixen una revisió d'enginyeria;
• quina reelaboració està permesa;
• què s'ha d'inspeccionar després de la reelaboració;
• si s'ha de repetir la seqüència de prova completa;
• si una nova prova enfocada és acceptable;
• quines dades d'error s'han de registrar;
• com s'intensifiquen els errors repetits.

Això no és tràmit per si mateix.

No s'hauria de llançar un PCBA reelaborat perquè "ara sembla bé". S'hauria d'alliberar perquè el camí de nova prova acordat confirma que el problema està tancat.

Aquí és on la planificació DFT dóna suport tant a l'eficiència de la producció com al control de qualitat.

Què hauria d'incloure un paquet DFT-PCBA Ready

La planificació DFT esdevé útil quan és visible al paquet d'enginyeria.

Aquest no és un document obligatori per a cada compilació. És una manera de mostrar quina informació es pot necessitar quan l'abast de les proves va més enllà d'una simple inspecció visual o comprovació-de potència.

Per als compradors OEM, un paquet pràctic preparat per a DFT{0}}pot incloure:

Un tauler simple pot necessitar només un camí de prova més lleuger. Una placa de control industrial basada en firmware-pot necessitar un paquet DFT més complet. Una construcció pilot pot necessitar més registres repetibles que una primera mostra d'enginyeria.

El punt important no és el volum dels documents.

El punt important és si l'equip d'EMS té prou informació per provar el tauler sense construir el mètode de prova a partir de conjectures.

Utilitzeu els resultats de la prova per millorar la següent revisió

DFT no és una-lista de verificació única.

La primera construcció sovint ensenya a l'equip alguna cosa que no era evident durant la revisió del disseny.

Després de les proves i depuració de PCBA, l'equip OEM i EMS hauria de preguntar:

• Quins errors van ser difícils d'aïllar?
• Quins passos de prova van durar més temps del previst?
• Quines funcions no s'han pogut provar de manera fiable?
• A quins punts de sonda era difícil accedir-hi?
• Quins contactes de l'aparell van causar errors falsos?
• Quins passos de programació o firmware van crear confusió?
• Quins taulers reelaborats van requerir més proves del que s'esperava?
• Quins resultats de la prova s'han de registrar de manera diferent la propera vegada?

Aquest comentari no s'ha de quedar només a l'àrea de prova.

Hauria d'alimentar la propera revisió de PCB, el següent procediment de prova, el següent disseny de l'aparell i el següent paquet NPI.

Un bon procés DFT converteix la primera compilació en un bucle d'aprenentatge.

Com es connecta això amb el muntatge de PCB i el suport de proves

Per als compradors OEM, la planificació DFT és més útil quan connecta el disseny de la placa, l'abast del muntatge, les necessitats de programació, l'accés de prova i les expectatives de llançament abans que comenci la producció.

STHL dóna suport a projectes OEM mitjançant la preparació del muntatge, la planificació de proves iProva i inspecció, incloses discussions sobre AOI, TIC, FCT, inspecció de raigs X-, entrades de programació de microprogramari, preparació de l'aparell, expectatives de reelaboració i prova i necessitats de traçabilitat.

L'objectiu és no afegir proves innecessàries.

L'objectiu és fer que l'àmbit de prova sigui prou pràctic per a la funció de la junta, l'etapa de producció i el nivell de risc.

Esteu preparant una compilació de PCBA que necessiti un accés de prova més clar o una planificació de proves funcionals? Presenta el teu projecte mitjançantSol·licita un pressuposto correu electrònicinfo@pcba-china.com.

Conclusió

La planificació DFT millora les proves de PCBA i l'eficiència de depuració perquè mou el pensament de prova aigües amunt, abans que el tauler arribi a la línia.

Ajuda l'equip OEM i EMS a definir què s'ha de provar, on es necessita l'accés, com es carregarà el microprogramari, quina instal·lació o configuració de cable es requereix, quin resultat compta com a aprovat o fallat i com s'han de depurar, reelaborar i tornar a provar les plaques fallides.

Un tauler que és fàcil de muntar no sempre és fàcil de provar.

Una placa que és fàcil de provar sol ser aquella on es considerava l'accés de prova, la programació, la preparació de l'aparell i la visibilitat de depuració abans del muntatge.

Per als compradors OEM, la lliçó pràctica és senzilla: el millor moment per preguntar com es provarà un tauler és abans de bloquejar el disseny i el paquet de construcció.